科研之友
微信
新浪微博
Facebook
分享链接
摘要
本发明属于数据交换技术领域,公开了一种缓存控制方法、系统、存储介质、计算机设备及应用,将一块BlockRAM控制成多个三通道同步FIFO使用,数据帧入队时首先写入对应片内FIFO,片内FIFO写满之后,将数据写入片外DDR；将DDR存储空间划分为L个具有连续地址的区域块,数据出队时,从对应片内FIFO读出数据的同时将k个连续的数据帧从DDR搬移至片内FIFO。本发明提高了分组处理单元处理速度和抗流量突发能力,增大DDR带宽利用率,减少DDR读数据的时间延迟。本发明加快了交换单元处理速度,实现较高的DDR带宽利用率,减少DDR器件带来的绝对延时对交换单元处理时间的影响。
- 单位
