加法器是运算器的重要组成部分,其运算速度、功耗等将直接影响系统的整体性能,单电子晶体管SET具有功耗低、延迟小等优点。在介绍分层CLA加法设计的基础上,从结构和底层电路两个方面着手对于SET的CLA加法器进行了优化设计,对电路进行PSpice仿真。结果表明,优化后的电路,晶体管数更少、功耗更低、延迟更小。
科研之友
微信
新浪微博
Facebook
分享链接
