RISC-V多核处理器存储系统架构分析

作者：邹和仕

来源：自动化应用, 2022, (12): 104-111.

DOI：10.19769/j.zdhy.2022.12.027

• RISC-V多核处理器
• 存储系统
• 架构

研究RISC-V多核处理器的存储系统架构是为了了解其运行机制，并掌握制约此类处理器运行效率的主要因素。以RISC-V多核处理器为分析对象，通过查阅用户手册及设计参数明确其存储系统架构，包括主存、通用寄存器组以及Cache。通用寄存器组位于处理器的内核中，用于暂时存储参与运算的参数以及运算结果。Cache位于主存和CPU之间，分为L1 Cache和L2 Cache两层，其读写速度接近CPU,用于暂时存储小部分CPU近期需要访问的主存数据。主存物理设备为动态随机存取存储器，由CPU写入指令和数据，并接受访问。根据该处理器的系统架构可知，影响其运行效率的主要因素为Cache与主存之间的映射方式、Cache的写入策略以及数据替换策略。