一种采用新型逻辑算法的SAR ADC

作者：黄添益; 王本艳; 景蔚亮; 宋志棠; 陈邦明

来源：微电子学与计算机, 2018, 35(07): 35-40.

DOI：10.19304/j.cnki.issn1000-7180.2018.07.007

• 逐次逼近寄存器式模数转换器
• 新型SAR逻辑
• 锁定ADC前几位
• 低功耗ADC

基于SMIC 40nm CMOS工艺,设计了一种12位逐次逼近寄存器式模数转换器(SAR ADC).在正常工作模式的基础上,增加了当模拟输入信号变化缓慢时,锁定前4位,仅转换后8位的工作模式,降低了ADC的功耗,提高了ADC的采样率,同时分辨率保持不变.当模拟输入信号变化较大时,ADC又可重新回到正常工作模式.在1.1V的电源电压,3.6 MS/s的采样率下,ADC总功耗为43μW,品质因数FOM为10.1fJ/(conv.·step).

• 单位
  中国科学院上海微系统与信息技术研究所; 信息功能材料国家重点实验室; 上海科技大学; 中国科学院大学