摘要

近年来,时钟数据恢复(Clock and Data Recovery,CDR)电路在高速通信中发挥着非常重要的作用。本文介绍了一种用于非归零(Non-Return to Zero,NRZ)码的无参考时钟四分之一速率的CDR电路。设计了满足四分之一速率的鉴相器(Phase Detector,PD),并采用SMIC 180nm工艺搭建完整电路系统进行仿真验证。