LDPC码的改进译码算法与快速硬件实现

作者：张培

来源：电视技术, 2013, (07): 126-128.

DOI：10.16280/j.videoe.2013.07.024

• Impulse C
• 低密度奇偶校验码
• CoDeveloper桌面仿真
• 快速FPGA实现 Impulse C
• LDPC
• CoDeveloper desktop simulation
• fast FPGA implementation

基于Impulse C语言对LDPC码的改进译码算法进行了研究与编程实现,分别进行该算法的CoDeveloper桌面仿真和生成的硬件VHDL代码的ISE综合仿真。最后在Xilinx Virtex-2 XC2V2000-4bf957芯片上完成了码长为4 000、码率为0.5的(3,6)码译码器的快速FPGA实现。结果表明,当工作时钟为50 MHz,最大迭代次数为20次时,译码器的译码速率超过70 Mbit/s,硬件资源分配合理。

• 单位
  苏州市职业大学