一种软件化雷达定时器设计方法

作者：柯小路^*; 杨东华; 王继生; 李洋

来源：现代雷达, 2020, 42(03): 45-48.

DOI：10.16592/j.cnki.1004-7859.2020.03.010

• 定时器
• 软件定义
• 现场可编程门阵列
• Verilog HDL

以现场可编程门阵列为平台,提出一种通用定时设计架构,即软件化定时设计方法。它将定时程序划分为软件程序和硬件逻辑两部分,其中硬件逻辑采用定时产生子模块与合成模块实现通用化架构,软件程序为每个子定时配置位置与合成参数,从而实现复杂定时时序的产生。该方法可灵活、快捷调整定时时序,有效提升定时设计与调试效率。

• 单位
  南京电子技术研究所