基于FPGA的LDPC译码器的设计

作者：王海龙; 郭**

来源：吕梁学院学报, 2019, 9(02): 34-40.

• FPGA
• 译码器
• 并行

面向较长LDPC码的硬件实现,在FPGA平台上实现了LDPC全并行译码器,实现变量节点功能,校验节点功能,提出了稀疏矩阵存储和FPGA指针操作的实现,并实现数据流的乒乓操作.通过Modelsim功能仿真表明,在500 MHz的时钟频率下,实现了在迭代最大次数为20次的条件下,译码速率可达240 Mbps.

• 单位
  电子工程学院; 吕梁学院