基于VerilogHDL的分频器的优化设计

作者：张奇惠; 武超; 王二萍; 蒋俊华; 张伟风

来源：河南大学学报(自然科学版), 2007, (04): 343-346.

DOI：10.15991/j.cnki.411100.2007.04.020

• 分频器
• VerilogHDL
• 优化
• FPGA frequency divider
• Verilog HDL
• optimization
• FPGA

基于整数和小数分频的实现原理,提出了整数和小数分频器的算法和结构,采用Verilog硬件描述语言优化设计了偶数、非50%占空比和50%占空比的奇数、半整数分频器,重点对任意小数分频器进行了设计优化.用LDV5.1进行了仿真,用Synplify Pro进行了基于ALTERA公司FPGA的综合,证明了其可行性.

• 单位
  河南大学