摘要
Xilinx公司生产的Virtex-5等系列FPGA内部集成了RocketIO高速串行收发器,但RocketIO在实际应用中(尤其是在低温工作环境中)通信误码率较高,影响系统的功能和性能。经过多次试验验证,通过优化时钟使用方式,降低了RocketIO传输线速率,增大了发送端输出电压摆幅。对多张出现RocketIO误触发现象的信号处理板卡进行程序更新后,进行长时间常温和高低温加电工作的试验验证,结果显示RocketIO接收端未再出现误码。
-
单位中国电子科技集团公司第三十研究所