0.18μm数字CMOS工艺下的高增益运算放大器设计

作者：王晗; 叶青

来源：Pan Tao Ti Hsueh Pao/chinese Journal of Semiconductors, 2006, z1: 318-321.

DOI：10.3969/j.issn.1674-4926.2006.z1.078

• CMOS
• 运算放大器
• 折叠式共源共栅
• 增益增强
• 衬底校准
• 流水线模数转换器

基于SMIC 0.18μm数字CMOS工艺,设计了一种基于增益增强技术的折叠式共源共栅运算放大器,并采用衬底校准技术增大了运放的输入摆幅,可用于13位30MHz采样频率的流水线模数转换器,分析了受流水线性能限制的运放性能.仿真结果表明运放在1V的输入摆幅下开环增益大于100dB,8.5pF负载电容下单位增益带宽为322MHz,功耗仅为1.9mW.

• 单位
  中国科学院微电子研究所