摘要

网络适配层主要负责将编码之后的视频数据进行一定规则的封装和修改,是高效视频编码标准HEVC(High Efficiency Video Coding)中连接编码和网络传输的重要部分。随着网络环境多样化以及低延迟视频应用的需求越来越大,在软件平台上封装、修改以及拷贝码流会给系统带来较大的延迟。并且,在已有的硬件编码器中,如果使用软件实现网络适配层单元,会导致无法和熵编码模块中非固定周期所到达的字节周期上匹配。因此基于FPGA实现网络适配层显得至关重要。本文对网络传输层单元NALU(Network Abstraction Layer Units)提出了一种新的硬件设计方法,该方法充分发挥FPGA(Filed Programmable Gate Array)高速处理数据的优势,实现了在时序上和编码以及传输系统模块相匹配。实验结果显示,将本文基于FPGA的网络适配层所编出来的码流与HEVC参考软件HM16.7编码所得到的码流验证为一致。