一种高性能多位量化Σ-Δ调制器的设计

作者：范军; 黑勇

来源：微电子学, 2012, (03): 306-310.

• Σ-Δ调制器
• 多位量化器
• 数据加权平均
• 开关电容积分器 Σ-Δ modulator
• Multi-bit quantizer
• Data weighted averaging
• Switched-capacitor integrator

实现了一种适用于信号检测的低功耗Σ-Δ调制器。调制器采用2阶3位量化器结构,并使用数据加权平均算法降低多位DAC产生的非线性。调制器采用TSMC 0.18μm混合信号CMOS工艺实现。该调制器工作于1.8V电源电压,在50kHz信号带宽和12.8MHz采样频率下,整体功耗为3mW,整体版图尺寸为1.25mm×1.15mm。后仿真结果显示,在电容随机失配5‰的情况下,该调制器可以达到91.4dB的信噪失真比(SNDR)和93.6dB的动态范围(DR)。

• 单位
  中国科学院微电子研究所