图形处理中投影变换的硬件设计与验证

作者：杨世旺; 蒋林; 苏诚

来源：电子技术应用, 2013, (02): 42-44+47.

DOI：10.16157/j.issn.0258-7998.2013.02.050

• 图形流水线
• 硬件实现
• 逻辑综合
• 投影变换 graphics pipeline
• hardware implementation
• logic synthesis
• projection

描述了基于浮点处理单元的投影变换的硬件实现。以提高速度为设计目标,采用Verilog语言进行设计和实现,使用ISE进行逻辑综合,并用SystemVerilog进行建模验证。结果表明,本设计极大地提高了图形处理的速度。

• 单位
  西安邮电大学