本发明公开了一种基于FPGA的跨时钟域深度自行配置FIFO系统,提供了一种基于FPGA的能够综合的异步FIFO,FIFO的深度位宽能够自行配置,不需要通过增加一位的方式来判别FIFO的空满状态,也不需要再将已经转换好的格雷码地址再回复到之前的二进制地址码,直接通过二进制地址转换成的格雷码地址进行比较,相比传统异步FIFO而言,有效减少了芯片面积,提高了数据传输速率。
科研之友
微信
新浪微博
Facebook
分享链接
