数字集成电路故障测试策略和技术的研究进展

作者：于云华; 石寅

来源：电路与系统学报, 2004, (03): 83-91.

• 测试图形
• 可测性设计
• 内建自测试
• 层次化测试 test pattern
• design for testability
• built-in self-test
• hierarchical test

IC制造工艺的发展,持续增加着VLSI电路的集成密度,亦日益加大了电路故障测试的复杂性和困难度。作者在承担相应研究课题的基础上,综述了常规通用测试方法和技术,并分析了其局限性。详细叙述了边界扫描测试(BST)标准、可测性设计(DFT)思想和内建自测试(BIST)策略。针对片上系统(SoC)和深亚微米(VDSM)技术给故障测试带来的新挑战,本文进行了初步的论述和探讨。

• 单位
  中国科学院