面向高信道衰减的低功耗112 Gibit/s Duo-binary PAM4 SerDes发射机设计

作者：唐子翔; 吕方旭; 师剑军; 张金旺; 王正; 李鹏

来源：电光与控制, 2022, 29(11): 82-90.

• Duo-binary PAM4编码
• 1/4速架构的4∶1合路器
• 阻抗校准电路
• 强信道

为了解决串行收发机在强信道衰减下误码过高的问题，采用Duo-binary PAM4编码技术设计了一款低功耗的112 Gibit/s SerDes发射机。通过采用Duo-binary PAM4编码技术，解决了高速PAM4(Pulse Amplitude Modulation-4)信号衰减过大的问题；采用CMOS的1/4速架构的4∶1合路器，降低了发射机的系统功耗；采用阻抗校准电路，提高了Duo-binary PAM4发射机的线性度。该发射机采用CMOS 28 nm工艺设计，0.9 V电压供电。仿真结果表明：该发射机在20.9 dB强信道衰减下，可以工作在112 Gibit/s,功耗为1.9 pJ/bit,且线性度达到88.3%。

• 单位
  空军工程大学; 国防科技大学; 空军工程大学防空反导学院