基于FPGA的数字钟设计与实现

作者：金春花; 黄小平; 黎苇

来源：辽宁师专学报(自然科学版), 2014, 16(04): 86-89.

• FPGA
• Verilog
• 数字钟

以QuartusII软件为设计平台,采用Verilog HDL语言,运用自上而下的模块化设计思想对数字钟各电路模块进行详细设计,最后通过编译、仿真并下载至FPGA芯片中验证设计的正确性.系统整体设计具有灵活性好、外围电路少、开发周期短等优点,并在传统数字钟的基础上添加了百分秒计时及显示模块,大大增加了数字钟的计时精度.

• 单位
  九江职业大学