科研之友
微信
新浪微博
Facebook
分享链接
摘要
为了最小化相邻比特之间的相关性，在Turbo编码过程中引入交织器。QPP交织器作为无竞争交织器，结构灵活，性能优良，然而计算过程比较复杂，增加了硬件电路的设计难度。为了解决这个问题，本文提出了一种简化的4路并行基4交织器算法。将交织地址的计算简化为递推计算，并进一步推导了4路并行基4条件下交织器设计，设计了一种单入多出(Single Input Multiple Output, SIMO)交织器。最后对所设计的交织器进行FPGA实现，仿真结果表明该交织器每个时钟可以并行输出8个正确交织地址，提升了Turbo译码性能。
-
单位南京理工大学泰州科技学院
