科研之友
微信
新浪微博
Facebook
分享链接
摘要
本文提出了一种基于有限脉冲响应（Finite Impulse Response,FIR）滤波器的时钟倍频与抖动消除电路.相比传统时钟倍频器所采用的锁相环（Phase Locked Loop,PLL）或延迟锁定环（Delay-Locked Loop,DLL）技术，本文所设计的倍频电路通过FIR滤波器原理来产生高精度的时钟相位，并利用新型过零检测电路来产生输出时钟脉冲，在明显降低时钟抖动的同时还实现了倍频器的快速锁定，且在功耗及面积成本上也更为经济.本设计采用SMIC 0.18μm CMOS工艺实现后，设置输入时钟频率为32 MHz时，在锁定时间小于1.5个时钟周期的情况下实现了5倍频输出，输入时钟抖动也从43.6 ps RMS降低至24.6 ps RMS，由此验证了设计的合理性和实用性.
- 单位
