利用FPGA的可编程性、可配置性、开发周期短、适合并行计算等特点,设计了一种流水线式的AES解密模块和数据加密算法.该算法与已有同类算法相比,不仅发挥了硬件的安全性能,同时也进一步提高了数据加、解密的处理速度,具有一定的工程实践意义.