基于FPGA的可配置卷积结构的神经网络协处理器设计

作者：许庚林; 冉峰^*; 郭爱英; 李娇

来源：复旦学报(自然科学版), 2021, 60(04): 482-491.

DOI：10.15943/j.cnki.fdxb-jns.2021.04.010

• 卷积神经网络
• 可编程逻辑器件
• 硬件加速

针对卷积神经网络中卷积计算时间复杂度高、同一电路计算不同尺寸卷积造成资源浪费的问题,本文提出一种具有可切换卷积计算结构的神经网络协处理器.协处理器由32位的专用指令控制,通过对不同结构神经网络的解析,生成相应的控制指令.卷积计算单元根据指令自动切换乘累加器结构或乘加树结构,对多个卷积计算单元进行组合提高了电路的并行性.数据存储采用多级缓存策略,设计长条形寄存器进行多尺寸卷积窗口的数据缓存.在ZYNQ XC7Z020 FPGA上通过实验表明,该协处理器在100MHz频率下运算性能达到10.80GOPS,能效比达到14.59GOPS/W,达到同类产品的主流水平.

• 单位
  上海大学