EPIC微体系结构的存储级并行执行模型的研究

作者：邓让钰; 陈海燕; 邢座程; 谢伦国; 曾献君

来源：计算机学报, 2007, (01): 74-80.

• 显示并行指令计算
• 单位延迟
• 非单位延迟
• 存储级并行
• 优化的锁步执行模型 EPIC
• unit access latency
• non-unit access latency
• memory level parallelism
• optimized lock-step execution model

描述了一种可以有效提高存储级并行(Memory Level Parallelism,MLP)的指令优化锁步执行模型———OLSM(Opti mized Lock-Step execution Model)执行模型,并建立了一种能体现OLSM模型思想的层次存储结构.OLSM允许显示并行指令计算(Explicit Parallel Instruction Computing,EPIC)微处理器实现一定程度的乱序执行,解决了传统超长指令字(Very Long Instruction Word,VLI W)锁步执行的缺陷,可以充分利用结构中的大量计算和存储资源,最大化隐藏存储延迟、提高MLP.

• 单位
  中国人民解放军国防科学技术大学