LDPC码纠错性能极佳,可作为NAND闪存数据的新型纠错编码方案。然而,传统基于最大迭代周期来确定译码器处理速度的保守设计方法,降低译码电路的处理能效。基于这个问题一种自适应电压频率调节的高能效LDPC译码器结构被提出,该结构能够动态地调节译码器的工作频率和电压,使得电路在满足实时性能需求的同时降低处理能耗。在此基础上,采用28nm工艺完成LDPC译码器的逻辑综合。实验结果表明,不同信道噪声下译码器的功耗能够降低24.7%-61.4%,能效提升1.3-2.5倍。
科研之友
微信
新浪微博
Facebook
分享链接
