改进部分积压缩结构的快速乘法器

作者：董时华; 乔庐峰

来源：计算机工程, 2010, (09): 252-254.

• 布思算法
• 4-2压缩器
• 保留进位加法器
• 跳跃进位加法器
• 华莱士树型结构 Booth algorithm
• 4-2 compressor
• Carry Save Adder(CSA)
• carry skip adder
• Wallace tree structure

针对16位乘法器运算速度慢、硬件逻辑资源消耗大的问题,采用华莱士树压缩结构,通过对二阶布思算法、4-2压缩器和保留进位加法器的优化组合使用及对符号数采用合理的添、补、删策略,实现16位符号数快速乘法器的优化设计。该乘法器采用SMIC 0.18μm工艺标准数字单元库,使用Synopsys Design Compiler综合实现,在1.8 V,25℃条件下,芯片最大路径延时为3.16 ns,内核面积为50 452.75μm2,功耗为5.17 mW。

• 单位
  中国人民解放军陆军工程大学