ANT系列分组密码算法的FPGA高速实现

作者：王建新; 刘芮安^*; 肖超恩; 张磊

来源：电子技术应用, 2021, 47(04): 132-144.

DOI：10.16157/j.issn.0258-7998.200931

• ANT
• 分组密码
• Verilog HDL
• 流水线结构

ANT系列分组密码算法是一种轻量级密码算法,针对ANT-128/128算法,使用Verilog HDL分别对密钥扩展模块、加密模块在Quartus Ⅱ 15.0中进行工程实现,并采用46级全流水线结构进行高速优化。在Cyclone V系列5CGXFC7D6F31C7ES芯片中综合结果表明,工程实现结果与标准向量值一致,两模块逻辑利用率分别仅占总资源的3%及7%,且基于流水线优化后的加解密模块工作频率最高可达339 MHz,数据吞吐率最高可达43 Gb/s,能够满足大部分高速加密系统的需求。

• 单位
  北京电子科技学院