科研之友
微信
新浪微博
Facebook
分享链接
摘要
本发明公开了一种基于标准输入输出验证的实时FPGA错误检测方法,其包括以下步骤：一、获取FPGA端各个检测对象模块A中交织伴随电路A`的关键数据信息；二、根据步骤一获取的数据信息计算得到交织伴随电路的处理时间信息、输入数据以及输出数据；步骤三、将步骤一和步骤二得到的数据信息分别导入协处理器端,并对FPGA端各个交织伴随电路状态进行实时监测；四、监测到错误后,依据错误检测方法统计各个交织伴随电路的错误信息并指示检测对象电路中的错误模块。本方法通过协处理器端实时监测硬件平台信息,经实验验证后,可准确检测待测模块电路中是否发生SEU效应,完全适用于FPGA设备中SEU效应的实际探测需求。
- 单位
