一种基于FPGA对主从通信的优化设计

作者：黄姣英; 李胜玉; 高成; 杨达明

来源：现代电子技术, 2021, 44(22): 11-14.

DOI：10.16652/j.issn.1004-373x.2021.22.003

• 主从通信
• 优化设计
• FPGA
• 数据识别
• 数据采样
• 仿真实验

针对传统主从通信数据冗余和数据处理效率低下的现象,基于FPGA提出一种采用RS 485通信标准的主从通信系统的优化设计。首先对高速传输数据添加可控Label,接收端对发送端的数据进行识别并过滤非必要数据,最后上位机PC通过对接收端的双口RAM进行数据采样。该设计的接收端具有反馈装置,如有数据传输异常则直接中止接收。采用ISE软件在RTL级上运用Verilog语言进行功能实现,并在Modelsim上进行仿真实验验证。结果表明,该主从通信优化设计把数据筛选提前至接收端FPGA进而降低上位机CPU负荷,整体对数据处理的效率和灵活性都具有显著提升,并且从属设备越多,效率越高。

• 单位
  北京航空航天大学