本发明公开的一种基于FPGA的混合架构时间数字转换方法,属于高精度时间测量领域。本发明利用FPGA作为实现器件,通过细时间间隔提取电路,有效地将基于相控时钟架构和基于TDL架构的时间数字转换器结合起来。在保留TDL架构高分辨率的特点的同时利用相控时钟架构可以将延迟线的长度压缩多倍的能力,降低基于TDL架构TDC的积分非线性度；还同时保留相控时钟架构大动态范围的特点。以达到兼顾高分辨、大动态范围同时线性度优异的时间数字转换的目的。本发明可用于激光雷达测距领域。
科研之友
微信
新浪微博
Facebook
分享链接
