针对目前低密度奇偶校验(LDPC)码实现方案对存储资源消耗较大的现状,在研究了经典实现方案的基础上,指出了传统实现方案中造成存储资源消耗过大的主要原因。通过对水平运算结果的存储单元进行优化,以及对传统垂直运算的运算顺序做出改进,给出了低存储器消耗的LDPC译码器实现方案,并且在该方案的实现过程中,给出了一种能够弥补速度损失的方法,使得在存储资源极大节约的同时,译码速度并没有显著降低。
科研之友
微信
新浪微博
Facebook
分享链接
