工艺波动相关的集成电路互连线寄生参数提取方法研究

作者：任铮

来源：其他, 2012.

• 纳米互连工艺
• 寄生参数提取
• 工艺波动
• 相关性
• 主成分分析法
• 互连工艺剖面文件 Nanometer-scale Interconnects Technology
• Parasitic Resistance and Capacitance Extraction
• Process Variation
• Correlation
• Principal Component Analysis
• Interconnections Technology Profile File

集成电路特征尺寸缩小到100纳米以下之后,多层互连线寄生电容、寄生电阻引入的延时开始超过MOSFET栅电容延迟,成为影响电路总体延时更主要的因素,进而成为制约深纳米技术高速芯片性能提高的瓶颈之一。进行互连线版图寄生参数提取(Layout Parasitic Extraction, LPE),精确获得其等效寄生参数(电阻、电容等),并应用于布线后电路仿真(Postlayout Simulation)愈来愈重要。 制备深纳米VLSI芯片的互连线层次逐渐发展到目前的8层、9层甚至10层以上。日趋复杂的工艺使得不同晶圆间、或同一晶圆不同位置处的互连线工艺差异愈加明显,互连线等效寄生参数受此影响...

• 单位
  华东师范大学