科研之友
微信
新浪微博
Facebook
分享链接
摘要
本实用新型公开了一种FPGA数字滤波器,包括三重积分器、寄存器组、加减组合逻辑电路、计时器及数据输出电路；三重积分器的输入端与输入信号连接,三重积分器的输出端与寄存器组的输入端连接,所述寄存器组的输出端与加减组合逻辑电路的输入端连接,加减组合逻辑电路的输出端与数据输出电路连接；所述寄存器组包括四个串联连接的寄存器,高频时钟信号分别与计时器、数据输出电路、寄存器组及三重积分器连接,所述计时器的输出信号分别与四个寄存器的使能端连接,每隔相同时间存储数据到寄存器组中。本实用新型滤波器资源占用少,输出不会有较大的延迟。
- 单位
