8位高速低功耗流水线型ADC优化设计研究

作者：黄玮; 谢亚伟; 居水荣

来源：科技创新与应用, 2023, 13(24): 60-63+67.

DOI：10.19981/j.CN23-1581/G3.2023.24.012

• 流水线型ADC
• 采样保持电路
• 动态比较器
• 数字校准和输出寄存
• 低功耗
• 信噪比

采用每级为1.5位精度的7级流水线结构，即7级子ADC设计一个8位80 MS/s的低功耗模数转换电路。通过设计精简且高效的数字校准和输出寄存模块，消除ADC实现过程中各种因素的影响，提高ADC的精度和信噪比。采用0.18μm CMOS工艺完成加工后，测得该ADC在输入信号为36.25 MHz，采样速率为80 MHz下的信噪比(SNR)为49.6 dB，有效位数(ENOB)接近8位，典型的功耗电流只有18 mA，整个ADC的芯片面积为0.5 mm2。

• 单位
  江苏信息职业技术学院