摘要

《数字电路与逻辑设计》是电子信息类专业重要的基础性课程之一,具有概念抽象和逻辑严密等特点。其中,课程中的组合逻辑电路和时序逻辑电路内容涉及的电路模块较多,具有一定的复杂性。因此,如何帮助学生加深对理论知识的理解,增强对数字电子线路设计的感性认识是数字逻辑电路课程面临的重要问题。基于此,以实验教学授课实例为例,借助Multisim,探讨了虚拟仿真在数字逻辑电路实验教学中的应用。

  • 单位
    燕京理工学院