摘要
<正>基于Gold-Schmidt迭代算法,笔者采用IEEE-754(2008)标准中的128位浮点标准数据格式,模块化地实现了浮点平方根运算单元的VLSI电路设计。随后,笔者对实现的128位浮点平方根运算单元进行了仿真测试,结果表明,本文设计的硬件运算单元满足全浮点域的精度要求。接着,笔者使用TSMC 65nm标准工艺库对该硬件运算单元做了逻辑综合,结果表明,本文设计的硬件运算单元工作频率可达800MHz,完成一次完整的128位浮点计算需要4个时钟周期,最大计算误差小于1比特位,硬件电路面积为0.8216mm2,硬件功耗为13.87MW。
-
单位哈尔滨工业大学(深圳); 深圳信息职业技术学院