高阶∑△ADC中积分器的设计

作者:朱军; 龚敏; 周长胜; 叶英
来源:电子技术应用, 2008, 34(03): 41-44.
DOI:10.3969/j.issn.0258-7998.2008.03.028

摘要

基于N阱0.6μm DPDM CMOS工艺,完成了高阶∑△ADC中第一级积分器的设计。分析了开关电容积分器的非理想特性,同时设计了一个对寄生电容不敏感的同相开关电容(SC)积分器,并特别采用旁路电容减小沟道电荷注入引起的谐波失真和噪声。在cadence下的电路仿真表明,积分器具有-104.9dB等效输入噪声;利用MATLAB进行系统仿真,∑△ADC的信号噪声畸变比(SNDR)达到100.5dB,满足系统16bit的要求。

全文