摘要

SHA3算法在网络安全方面具有十分重要的意义和广泛的应用,在现代加密学中占据很重要的地位。为了提高SHA3算法的时钟频率和吞吐量,使其效率最大化,提出可重构的SHA3算法流水线结构及其优化、实现。结合FPGA高效能的优势,对SHA3算法深入分析,缩短关键路径,使用全流水线结构及展开的方式进行优化改进,有效地提高工作频率和计算速度。实验结果表明,该方法最高频率可达415MHz,最高计算速度为3200M次/秒,且能效比相比于GPU提高5.65倍。

  • 单位
    中国人民解放军信息工程大学; 郑州大学