DLMS算法的脉动阵结构设计及FPGA实现

作者：裴亮锋; 陈自力

来源：现代电子技术, 2012, (17): 47-50.

• 脉动结构
• DLMS
• 无人机
• 均衡器
• FPGA systolic array structure
• DLMS
• UAV
• equalizer
• FPGA

为了减小无人机数据链中的码间干扰,适应数据链对传输速度的要求,利用Verilog HDL设计DLMS算法,并在其中加入脉动阵结构,完成了均衡器的高速实现。仿真表明所设计的均衡器的最高频率可达298.063 MHz,这为以后设计更高频率或其他类型的高速均衡器指明了方向。

• 单位
  中国人民解放军陆军工程大学