FPGA高速电路设计中,面对由信号传输延时的不确定性引发的数据错位或混乱问题,本文介绍了一种逻辑单元延时值的测量方法,从而给出了一种解决该问题的方案。首先分析了如何用FPGA器件中的逻辑单元构建延时器、同步器来改善信号传输延时时差;然后给出了测量逻辑单元延时值的实用电路,并用该方案实现了数控延时器、触发振荡器、测时游标的设计。
科研之友
微信
新浪微博
Facebook
分享链接
