基于C单元的抗干扰低功耗双边沿触发器

作者：黄正峰; 杨潇; 国欣祯; 戚昊琛; 鲁迎春; 欧阳一鸣; 倪天明; 徐奇^*

来源：电子测量与仪器学报, 2020, 34(12): 85-93.

DOI：10.13382/j.jemi.B2003056

• 双边沿触发器
• 毛刺
• 低功耗
• C单元
• 时钟树

快速增长的功耗是VLSI设计中的重要问题,特别是输入信号中存在毛刺,双边沿触发器的功耗将会显著增大。为了有效降低功耗,提出了一种基于C单元的抗干扰低功耗双边沿触发器AILP-DET,结构采用快速的C单元,不仅能够阻塞输入信号存在的毛刺,阻止触发器内部冗余跳变的发生,降低晶体管的充放电频率;而且增加了上拉-下拉路径,降低了其延迟。相比现有的双边沿触发器,AILP-DET只在时钟边沿采样,有效降低了功耗。通过HSPICE仿真,与10种双边沿触发器相比较, AILP-DET仅仅增加了7.58%的延迟开销,无输入毛刺情况下总功耗平均降低了261.28%,有输入毛刺情况下总功耗平均降低了46.97%。详尽的电压温度波动分析表明,该双边沿触发器对电压、温度等波动不敏感。

• 单位
  安徽工程大学; 合肥工业大学