用于SAR ADC的低开销电容开关时序设计

作者：张存德; 宋鑫宇; 虞致国^*; 魏敬和; 顾晓峰

来源：微电子学, 2019, 49(06): 750-754.

DOI：10.13911/j.cnki.1004-3365.190010

• 逐次逼近型模数转换器
• 低开销
• 电容开关时序
• 逻辑实现

逐次逼近型模数转换器(SAR ADC)中,数模转换器单元(DAC)是能耗和面积的主要来源之一。为了降低DAC的能耗和面积,提出了一种低开销电容开关时序,以此设计了DAC的结构,并进行逻辑实现。相比于传统型开关时序,该电容开关时序使得DAC的能耗降低了98.45%,面积减小了87.5%。基于该电容开关时序实现了一种12位SAR ADC。仿真结果表明,在1.2 V电源电压、100 kS/s采样速率的条件下,该ADC功耗为12.5μW,有效位数为11.2位,无杂散动态范围为75.6 dB。

• 单位
  江南大学; 中国电子科技集团公司第五十八研究所