基于改进型延迟线的全数字延迟锁相环

作者：张世琳; 邱舒晴; 王少昊

来源：电视技术, 2019, 43(18): 5-10.

DOI：10.16280/j.videoe.2019.18.002

• 全数字延时锁相环
• 时间数字转换器
• 数字控制延迟线

基于时间数字转换器的全数字锁相环结构能够快速实现时钟同步锁定。本文提出了一种能够复用粗调延迟链的全数字延迟锁相环改进方案,通过在电路设计中采用基于MUX结构的粗调延迟线的多次复用方法,有效地降低了全数字锁相环结构所需的晶体管数量。本文还运用SMIC 55 nm工艺库对提出的电路结构进行了前仿验证。仿真结果表明,该结构不仅能够在3～8时钟周期完成对时钟相位差的量化,在闭环模式下还可将基于MUX结构的粗调延迟线复用作为精细延迟单元,并实现优于典型精细延迟线的延迟线性度。