科研之友
微信
新浪微博
Facebook
分享链接
摘要
【目的】在高速率PON需求的快速增长下，低成本低噪声突发模式跨阻放大器（Burst-Mode Transimpedance Amplifier，BM-TIA）成为其必不可少的制约因素。本文基于低成本40 nm CMOS工艺，设计了一种应用于XGS-PON的快速建立低噪声BM-TIA，可兼容12.5 Gb/s、10 Gb/s和2.5 Gb/s三种信号速率。【方法】为突破CMOS工艺的带宽和噪声瓶颈，跨阻放大器通过多级放大、输入电感均衡网络及提高电源电压的方法实现了要求的低噪声。采用前向放大器与反馈电阻共同调节的增益调节方式，实现了三挡位的增益变化和速率变化。针对突发模式信号采用快速直流消除环路（Automatic Offset Cancellation， AOC）来精准消除雪崩击穿二极管（Avalanche Photodiode， APD）输入的直流电流，运用电荷分享技术加速失调消除环路的建立，并通过转换AOC环路时间常数的方法来抑制基线漂移。【结果】芯片采用40 nm CMOS工艺设计制造，裸片尺寸为945 μm×945 μm。芯片搭配商用10 Gb/s APD进行同轴罐（Transistor Outline Can，TO-CAN）封装测试。测试结果表明，芯片在12.5 Gb/s、10 Gb/s以及2.5 Gb/s下的灵敏度分别为-29.7 dBm，-33 dBm以及-37.6 dBm。在不同速率下的饱和输入光电流均可达2.5 mA，在三种数据速率下实现了24.7 dB、28.2 dB和32.8 dB的大输入动态范围。芯片的静态功耗为82.5 mW，在整个输入光功率范围内，突发模式下AOC的建立时间均小于23 ns。【结论】该芯片应用于XGS-PON，不但为基于CMOS工艺的低成本低噪声突发模式跨阻放大器设计提供了借鉴参考，也对更高速率PON场景的芯片设计有指导意义。
- 单位
