一种基于FPGA的高性能MobileNet加速器

作者：周冠宇

来源：机械制造与自动化, 2022, 51(03): 145-148.

DOI：10.19344/j.cnki.issn1671-5276.2022.03.035

• 现场可编程门阵列
• MobileNet
• 并行计算
• 加速

针对轻量级卷积神经网络模型MobileNet现有FPGA实现版本中深度卷积与点卷积间计算等待时间过长、处理器与FPGA频繁通信导致计算效率较低、资源利用率不高等问题，提出一种针对MobileNet的FPGA优化设计，有效地提高了系统的实时性能和硬件加速单元的资源利用率。

• 单位
  南京航空航天大学