H.265帧内模式判决并行计算方法研究与实现

作者：李申; 柴志雷; 严伟; 夏珺; 赵建斌

来源：小型微型计算机系统, 2018, 39(11): 2523-2527.

DOI：10.3969/j.issn.1000-1220.2018.11.032

• 视频编码
• FPGA
• 模式判决
• 编码块叠加
• 细粒度并行

针对H.265帧内编码算法编码速度慢的问题,基于现场可编程逻辑门阵列(FPGA)设计了一种并行帧内模式判决架构.首先通过理论推导,证明可以将多层次多尺度编码块的模式判决问题转化为单一层次多个小尺度编码块模式判决的叠加问题;其次,在编码块内部通过细粒度并行实现快速模式判决,在编码块之间通过窗口流水方式实现快速处理;最终在FPGA上设计并实现了该帧内快速模式判决架构.实验结果表明,本文算法最高可达到93.6x的加速比,且编码后的视频质量损失较小(PSNR平均降低0.71dB).

• 单位
  江南大学; 北京大学