并行译码方案能够显著地降低译码延迟,适合于高比特速率传输的通信系统。然而,在turbo码分块并行译码方案中,交织器的随机置换可能引起存储器地址争用问题。因此在分块并行译码方案中要解决的一个关键问题就是设计出能够避免存储器地址争用的并行交织器。这篇文章提出一种新的产生并行无冲突S随机交织器的算法,和现有的无冲突行列S随机交织器相比较,新算法产生的交织器具有较大的延展因子S和平均码字自由距离。
科研之友
微信
新浪微博
Facebook
分享链接
