本发明提供一种基于环形振荡器结构真随机数发生器的随机数提取方法,通过FPGA内部的低延迟进位链资源实现了高效的随机性提取效率,与已有的方法相比,很大地提高了随机数产生的速度。本发明提出的真随机数发生器设计,对于温度、电压和工艺的变化具有较高的鲁棒性,在不同条件下产生的数据均能通过NIST随机性测试。本发明提出的真随机数发生器设计,在FPGA平台上实现,相对于FPGA上广泛采用的真随机数发生器,本文方法具有较低的资源消耗,为FPGA上相关研究提供了新的参考。
科研之友
微信
新浪微博
Facebook
分享链接
