采样保持电路中全差分增益提高放大器设计

作者：钱黎明; 魏敬和

来源：电子与封装, 2017, 17(09): 19-22.

DOI：10.16257/j.cnki.1681-1070.2017.0108

• 增益提高
• 共模反馈
• 采样保持电路

介绍了一种全差分增益增强CMOS运算放大器的设计和实现。该放大器用于12位20 MHz采样频率的流水线模/数转换器(A/D)的采样保持电路。为了实现大的输入共模范围,采用折叠式共源共栅放大器。主放大器采用开关电容共模反馈电路,辅助放大器则采用简单的连续时间共模反馈电路。该放大器采用CMOS 0.5μm工艺,电源电压为3.3 V。Cadence Spectre仿真结果显示,在负载为6 p F的情况下,其增益为99 d B,单位增益带宽为318 MHz,相位裕度为53°。

• 单位
  中国电子科技集团公司第五十八研究所