科研之友
微信
新浪微博
Facebook
分享链接
摘要
针对Flip Chip封装型芯片设计过程中存在的传输线阻抗不连续与串扰过大等问题，从层叠设置与板材介质厚度两个角度提出了一种基于阻抗、串扰的仿真分析设计方法，主要涉及两个方面：对于由信号参考平面被分割而造成的阻抗突变问题，通过添加参考平面而使信号具有完整的回流路径，使得传输线的阻抗在平面分割处由167.5Ω降至52.5Ω;对于因布线密度过大而造成的走线之间的串扰系数偏高的问题，通过减小板材的介质厚度使传输线间串扰系数的最大值从17.26%降至14.01%。仿真结果表明，此设计方法有效降低了芯片设计中潜在的信号完整性风险，提高了芯片的可靠性和稳定性。
- 单位
