科研之友
微信
新浪微博
Facebook
分享链接
摘要
设计了一种有更高传输速率和更大带宽的存储模块来满足更高的数据存储需求。该设计采用Xilinx公司的UltraScale系列高性能芯片作为FPGA主控制模块，后续基于原有模块设计并外挂了4片容量为1 GB的DDR4内存芯片，结合片上DDR4控制模块实现对内存的读/写控制，通过FPGA内部集成的DDR4 SDRAM IP核进行例化核设计。通过实验验证，DDR4在300 MHz系统时钟频率下能够进行正确的读/写操作，无数据丢失，保证了高速率、大带宽数据的正常传输，证明该机制具有良好的可靠性及适用性。
- 单位
